图书介绍
计算机体系结构实验教程PDF|Epub|txt|kindle电子书版本下载
- 涂时亮，陈利锋，马国森等编 著
- 出版社： 北京：高等教育出版社
- ISBN：9787040231236
- 出版时间：2008
- 标注页数：197页
- 文件大小：17MB
- 文件页数：206页
- 主题词：计算机体系结构－高等学校－教材
PDF下载
下载说明
计算机体系结构实验教程PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第一章 计算机的基本设计方法1
1.1 计算机硬件的基本结构1
1.1.1 运算器结构1
1.1.2 控制器2
1.1.3 存储器10
1.1.4 输入输出设备11
1.2 计算机系统结构概述12
1.2.1 总线12
1.2.2 流水线组织13
1.2.3 RISC15
第二章 FD-MCES计算机体系结构实验仪结构17
2.1 实验仪基本结构17
2.2 存储器接口18
2.2.1 内存及总线18
2.2.2 微程序存储器及使用方法19
2.3 打印机和键盘使用方法21
2.3.1 键盘等效框图和使用方法21
2.3.2 打印机等效框图和使用方法21
2.3.3 实验计算机与外部设备的连接使用方法23
2.4 观察信号23
2.4.1 外部信号23
2.4.2 扩展信号24
2.5 时钟和初始化24
2.5.1 时钟24
2.5.2 初始化25
2.6 运行方式26
2.6.1 单步和扩展单步运行26
2.6.2 断点和屏蔽寄存器26
2.6.3 跟踪功能27
2.6.4 断点运行27
2.6.5 连续运行27
第三章 FD-MCES软件使用方法28
3.1 通用汇编器使用方法28
3.1.1 汇编指令定义28
3.1.2 汇编程序36
3.1.3 汇编软件使用方法36
3.2 通用调试器使用方法39
3.2.1 软件界面39
3.2.2 操作40
3.2.3 微程序存储器42
3.2.4 RAM43
3.2.5 用户配置文件43
3.2.6 断点和断点屏蔽45
3.2.7 调试功能和使用方法45
3.2.8 文本编辑显示功能47
3.3 可视化调试和演示软件的使用方法47
3.3.1 8位微程序控制单累加器多寄存器CPU结构48
3.3.2 FPGA引脚设置50
3.3.3 PC机软件界面52
3.3.4 FPGA编程方法56
第四章 8位微程序控制计算机设计58
4.1 8位微程序控制计算机基本结构58
4.2 指令系统和CPU结构59
4.2.1 CPU的基本功能部件59
4.2.2 指令系统和汇编代码59
4.3 设计指令流程61
4.4 微程序控制实现方法63
4.4.1 微程序顺序控制方法63
4.4.2 定义微操作信号64
4.4.3 定义微指令编码功能66
4.4.4 编写微程序67
4.5 各功能部件的VHDL程序设计70
4.5.1 时钟信号和复位信号70
4.5.2 功能部件的VHDL程序设计71
4.6 其他操作实现方法73
4.6.1 移位操作74
4.6.2 间接寻址74
4.6.3 比较指令及注意事项75
4.6.4 条件转移指令75
4.6.5 堆栈和转子指令76
4.6.6 I/O状态查询方法77
4.6.7 中断及实现方法77
4.6.8 扩展I/O功能78
4.6.9 指令流水线78
4.7 调试78
4.7.1 数据传送指令78
4.7.2 运算指令79
4.7.3 跳转指令79
4.7.4 I/O操作79
4.8 8位多累加器计算机设计方法80
4.9 8位微程序控制计算机实验题82
第五章 16位微程序控制计算机设计84
5.1 16位微程序控制计算机基本结构84
5.2 8位与16位微程序控制计算机的区别85
5.2.1 指令长度85
5.2.2 指令的组织和读出85
5.2.3 数据的读出和写入86
5.3 指令系统和CPU结构86
5.3.1 CPU的基本功能部件86
5.3.2 定义指令系统并确定汇编代码87
5.4 设计指令流程89
5.5 微程序控制实现方法90
5.5.1 微程序顺序控制方法90
5.5.2 定义微操作信号91
5.5.3 定义微指令编码功能93
5.5.4 统计每条指令各操作步骤的微程序94
5.6 各功能部件的VHDL程序设计98
5.6.1 时钟信号和复位信号98
5.6.2 功能部件的VHDL程序设计99
5.7 其他操作实现方法102
5.7.1 移位操作102
5.7.2 间接寻址103
5.7.3 ALU第二操作数暂存器103
5.7.4 比较指令及注意事项103
5.7.5 条件转移指令103
5.7.6 堆栈和转子指令104
5.7.7 I/O状态查询方法105
5.8 调试105
5.8.1 数据传送指令105
5.8.2 运算指令106
5.8.3 跳转指令106
5.8.4 I/O操作106
5.9 16位多累加器计算机设计方法107
5.10 16位微程序控制计算机实验题108
第六章 16位ARM架构RISC计算机设计110
6.1 ARM架构简介110
6.1.1 ARM架构结构框图110
6.1.2 ARM处理器模式112
6.1.3 ARM的流水线115
6.1.4 ARM指令系统117
6.2 16位ARM架构指令系统和CPU结构122
6.2.1 CPU结构122
6.2.2 指令系统125
6.2.3 指令执行流程126
6.3 简单RISC实现方法127
6.3.1 寄存器堆127
6.3.2 ALU128
6.3.3 控制器129
6.3.4 CPU模块129
6.3.5 观察信号130
6.4 其他操作实现方法130
6.4.1 移位操作及其实现130
6.4.2 各种寻址操作及其实现131
6.4.3 转子指令132
6.4.4 堆栈指令133
6.4.5 I/O和中断133
6.5 流水线的实现方法134
6.5.1 指令流水线134
6.5.2 流水线的相关性及其处理134
6.6 16位ARM架构RISC计算机实验题135
第七章 16位DLX16架构RISC计算机设计137
7.1 DLX16指令系统137
7.1.1 DLX16的寄存器137
7.1.2 寻址方式137
7.1.3 指令格式137
7.2 简单DLX16基本结构139
7.2.1 框图139
7.2.2 存储器接口141
7.2.3 简单DLX16控制器142
7.3 流水线及其实现146
7.3.1 设计方法和框图146
7.3.2 流水线的结构相关148
7.3.3 流水线的数据相关及其处理150
7.3.4 流水线的控制相关154
7.3.5 DLX16流水线控制器155
7.4 16位DLX16架构RISC计算机实验题158
第八章 Cache及其实现159
8.1 Cache基本结构159
8.1.1 Cache的结构159
8.1.2 Cache放置方法159
8.1.3 替换算法161
8.1.4 存储器写策略161
8.1.5 Cache的优化161
8.2 Cache设计概述163
8.2.1 实验计算机Cache基本结构163
8.2.2 Cache的读出和替换164
8.2.3 Cache的写入164
8.3 Cache结构和操作164
8.3.1 Cache的结构框图165
8.3.2 信号165
8.3.3 操作过程166
8.4 Cache编程实现方法167
8.4.1 Cache存储器167
8.4.2 Cache控制器和其他电路167
8.4.3 支持Cache的CPU设计168
8.5 含Cache的RISC计算机实验题168
附录一 FD-MCES中U3（XC2S150）引脚表169
附录二 VHDL及其使用方法173
附录三 计算机部件实验191
参考文献197