现代集成电路和电子系统的地球环境辐射效应PDF|Epub|txt|kindle电子书版本下载

现代集成电路和电子系统的地球环境辐射效应PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 简介1

1.1地球环境次级粒子的基本知识1

1.2 CMOS半导体器件和系统3

1.3两种主要的故障模式：电荷收集与双极放大6

1.4电子系统中故障条件下的四种架构：故障-错误-危害-失效9

1.5软错误研究的历史背景10

1.6本书的一般范围13

参考文献13

第2章 地球环境辐射场17

2.1一般性辐射来源17

2.2选择地球环境高能粒子的背景知识17

2.3航空高度的粒子能谱19

2.4地球环境的放射性同位素22

2.5本章小结24

参考文献24

第3章 辐射效应基础26

3.1辐射效应介绍26

3.2截面定义28

3.3光子引起的辐射效应（γ和X射线）28

3.4电子引起的辐射效应（β射线）30

3.5 μ介子引起的辐射效应31

3.6质子引起的辐射效应32

3.7 α粒子引起的辐射效应34

3.8低能中子引起的辐射效应34

3.9高能中子引起的辐射效应35

3.10重离子引起的辐射效应36

3.11本章小结37

参考文献37

第4章 电子器件和系统基础39

4.1电子元器件基础39

4.1.1 DRAM（动态随机存取存储器）39

4.1.2 CMOS反相器39

4.1.3 SRAM（静态随机存取存储器）40

4.1.4浮栅存储器（闪存）41

4.1.5时序逻辑器件42

4.1.6组合逻辑器件43

4.2电子系统基础43

4.2.1 FPGA（现场可编程门阵列）43

4.2.2处理器44

4.3本章小结46

参考文献47

第5章 单粒子效应辐照测试方法48

5.1场测试48

5.2 α射线SEE测试50

5.3重离子辐照测试52

5.4质子束测试56

5.5高能μ介子测试方法60

5.6热/冷中子测试方法63

5.7高能中子测试65

5.7.1使用放射性同位素的中能中子源65

5.7.2单色的中子测试66

5.7.3类似单色的中子测试68

5.7.4散裂中子测试73

5.7.5中子能量和通量的衰减74

5.8测试条件以及注意事项76

5.8.1存储器76

5.8.2电路76

5.9本章小结78

参考文献78

第6章 集成器件级仿真技术87

6.1多尺度多物理软错误分析系统概述87

6.2相对二次碰撞和核反应模型91

6.2.1一个粒子能量谱的能量刻度设置91

6.2.2相对次级碰撞模型92

6.2.3 ALS（绝对实验系统）和ALLS（联合实验系统）93

6.3高能中子和质子的核内级联（INC）模型96

6.3.1核子与靶向核子的穿透过程97

6.3.2靶核中两个核之间二次碰撞概率的计算98

6.3.3核子-核子碰撞条件的确定98

6.4高能中子和质子蒸发模型99

6.5用于逆反应截面的广义蒸发模型（GEM）101

6.6中子俘获反应模型103

6.7自动器件建模104

6.8设置部件内部核裂变反应点的随机位置106

6.9离子追踪算法107

6.10错误模式模型110

6.11翻转截面的计算114

6.12在SRAM的22 nm设计规则下软错误的缩放效应预测115

6.13半导体器件中重元素核裂变效应影响的评估116

6.14故障上限仿真模型117

6.15故障上限仿真结果119

6.15.1电子119

6.15.2 μ介子120

6.15.3质子的直接电离120

6.15.4质子裂变120

6.15.5低能中子121

6.15.6高能中子裂变122

6.15.7次级宇宙射线的对照123

6.16 SOC的上限仿真方法123

6.17本章小结124

参考文献125

第7章 故障、错误和失效的预测、检测与分类技术126

7.1现场故障概述126

7.2预测和评估SEE引起的故障条件127

7.2.1衬底/阱/器件级128

7.2.2电路级129

7.2.3芯片/处理器级130

7.2.4 PCB板级132

7.2.5操作系统级132

7.2.6应用级133

7.3原位检测SEE引起的故障条件134

7.3.1衬底/阱级134

7.3.2器件级135

7.3.3电路级135

7.3.4芯片/处理器级136

7.3.5 PCB板/操作系统/应用级138

7.4故障条件分类138

7.4.1故障分类138

7.4.2时域中的错误分类139

7.4.3拓扑空间域中的存储器MCU分类技术140

7.4.4时序逻辑器件中的错误分类145

7.4.5失效分类：芯片/板级的部分/全部辐照测试145

7.5每种架构中的故障模式145

7.5.1故障模式145

7.5.2错误模式147

7.5.3失效模式149

7.6本章小结154

参考文献154

第8章 电子元件和系统的故障减缓技术164

8.1传统的基于叠层的减缓技术及其局限性与优化164

8.1.1衬底/器件级164

8.1.2电路/芯片/处理器层167

8.1.3多核处理器176

8.1.4 PCB板/操作系统/应用级177

8.1.5实时系统：机动车与航空电子179

8.1.6局限性与优化180

8.2超减缓技术面临的挑战181

8.2.1软硬件协同工作181

8.2.2 SEE响应波动下的失效减缓181

8.2.3跨层可靠性（CLR）/层间内建可靠性（LABIR）183

8.2.4症状驱动的系统容错技术184

8.2.5比较针对系统失效的减缓策略185

8.2.6近期挑战186

8.3本章小结187

参考文献188

第9章 总结197

9.1总结甚大规模集成器件和电子系统的地球环境辐射效应197

9.2将来的方向与挑战197

附录199

英文缩略语对照表205