微型计算机技术实用教程 Pentium版PDF|Epub|txt|kindle电子书版本下载

微型计算机技术实用教程 Pentium版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　微型计算机系统概论1

1.1　微型计算机技术发展1

目录1

1.2 微型计算机系统组成及层次结构5

1.2.1　微型计算机硬件组成5

1.2.2　计算机系统的多层次结构17

1.3.1　指令周期19

1.3.2　取指周期和执行周期19

1.3　计算机的工作过程19

1.3.3　中断指令周期20

1.4　数据单位表示21

1.4.1　常用的术语21

1.4.2　表示存储容量的计量单位22

1.4.3　编址与寻址23

1.5　微型机主要性能指标23

习题124

2.1 概述26

2.1.1　微处理器常用术语26

第2章　微型计算机的CPU26

2.1.2　微处理器操作方式28

2.2　RISC和CISC28

2.2.1 复杂指令系统计算机CISC28

2.2.2　精简指令系统计算机RISC29

2.3　Pentium体系结构与原理30

2.3.1　体系结构31

2.3.2　Pentium寄存器35

2.3.3　堆栈操作47

2.4.2　Pentium采用的新技术49

2.4　Pentium采用的新技术49

2.4.1　新型体系结构49

2.5　流水线技术52

2.5.1　Pentium整数流水线52

2.5.2　Pentium浮点流水线52

2.5.3　指令流水线53

2.5.4　指令预取58

2.5.5　指令配对规则59

习题259

3.1　综述61

3.1.1　存储器及管理系统61

第3章　存储管理技术61

3.1.2　三种类型地址63

3.2　虚拟存储技术63

3.2.1　虚拟存储63

3.2.2　虚拟存储技术65

3.3　分段存储管理技术65

3.3.1　分段存储管理65

3.3.2　段的转换68

3.3.3　段选择符71

3.3.4　段描述符72

3.3.5　段描述符表77

3.3.6　描述符表基址寄存器78

3.4　分页存储管理技术78

3.4.1　页的转换79

3.4.2　分页控制位80

3.4.3　线性地址80

3.4.4　页表81

3.4.5　页表项81

3.4.6　转换旁视缓冲存储器TLB84

3.4.7　页级保护84

3.5.1　平台存储管理方式86

3.5　分段与分页组合技术86

3.5.3　页覆盖段87

3.5.2　段覆盖页87

3.5.4　页和段边界不必对准88

3.5.5　页和段边界对准88

3.5.6　每段的页表88

习题388

4.1.1　什么是Cache90

4.1.2　局部性原理90

4.1　Cache存储器90

第4章　高速缓冲存储器Cache90

4.1.3　技术术语92

4.1.4　Pentium片内Cache93

4.2　Cache配置方案94

4.2.1　Pentium片内Cache的配置94

4.2.2　影响Cache性能的因素98

4.2.3　Cache大小规模和性能98

4.2.4　缔合方式和性能100

4.2.5 实际Cache103

4.3　Cache结构103

4.4　Cache操作方式105

4.4.2　数据Cache更新方案106

4.4.1　数据Cache106

4.4.3　指令Cache107

4.4.4　Cache读写操作107

4.4.5　Cache替换算法与规则108

4.4.6　Cache写贯穿109

4.4.7　Cache写回110

4.5　一致性协议110

4.5.1 MESI Cache一致性协议模型110

4.6　二级Cache111

4.5.2　指令Cache一致性协议111

4.6.1 二级Cache与一级Cache的关系113

4.6.2　统一的二级Cache115

4.6.3　二级Cache监视119

4.6.4　数据传送方式120

习题4122

第5章　指令格式与寻址方式124

5.1　指令格式124

5.1.1　指令格式124

5.1.2　指令中各字段意义126

5.1.3　操作数大小规模和地址大小规模127

5.1.4　默认段的属性127

5.1.5　操作数大小和地址大小指令前缀127

5.1.6　堆栈地址大小属性127

5.2　寻址方式128

5.2.1　立即操作数寻址129

5.2.2　寄存器操作数寻址129

5.2.3　存储器操作数寻址130

5.3　计算机数据类型133

习题5136

第6章　浮点技术137

6.1　综述137

6.2　浮点部件体系结构139

6.2.1　数值寄存器139

6.2.2　状态字寄存器141

6.2.3　控制字寄存器144

6.2.4　标记字寄存器146

6.2.5　最后的指令操作码字段146

6.2.6　数值指令和数据指针147

6.3.1　浮点流水线149

6.3　浮点部件流水线操作149

6.3.2　浮点指令的流动150

6.3.3　安全指令的识别151

6.3.4　旁路BYPASSES151

6.4　计算基础152

6.4.1　数字系统152

6.4.2　数据类型和格式154

6.4.3　舍入控制157

习题6158

6.4.4　精度控制158

第7章 中断160

7.1　中断的概念160

7.1.1　概述160

7.1.2 中断系统160

7.2　异常与中断162

7.2.1　中断源分类162

7.2.2　中断控制器163

7.2.3　异常和中断向量164

7.2.4　指令的重新启动164

7.3.2 IF屏蔽INTR165

7.3.1　不可屏蔽中断对未来的不可屏蔽中断的屏蔽165

7.3　允许及禁止中断165

7.3.3　对调试故障的屏蔽166

7.3.4　对堆栈段中某些异常和中断的屏蔽166

7.4　中断描述符表167

7.4.1　异常和中断同时存在时的优先级167

7.4.2　中断描述符表168

7.4.3 中断描述符表内描述符169

7.5　中断任务和中断过程169

7.5.1 中断过程170

7.5.2 中断任务172

7.6　错误代码173

7.7　异常条件173

7.7.1　中断0——除法错174

7.7.2　中断1——调试异常174

7.7.3 中断3——断点174

7.7.4　中断4——溢出174

7.7.5　中断5——边界检查175

7.7.6 中断6——无效操作码175

7.7.7　中断7——设备不可用175

7.7.8　中断8——双故障176

7.7.10 中断10——无效任务状态段177

7.7.9 中断9（由Intel保留，未使用）177

7.7.11 中断11——段不存在178

7.7.12 中断12——堆栈异常179

7.7.13 中断13——一般保护180

7.7.14　中断14——页故障180

7.7.15　中断16——浮点错182

7.7.16　中断17——对准检查184

7.8　异常和错误小结185

习题7187

8.1.1　什么是总线188

第8章　总线技术188

8.1　总线的概念188

8.1.2　总线标准的四个特性189

8.1.3　总线分类190

8.1.4　总线操作192

8.1.5　总线配置结构194

8.2　数据传送机制197

8.2.1　实际存储器和I/O接口197

8.2.2　数据传送机制198

8.2.3　与8位、16位、32位及64位存储器接口199

8.3　总线周期202

8.3.1　单传送周期203

8.3.2　成组周期204

8.3.3　中断确认周期205

8.3.4　专用总线周期206

8.4　PCI总线207

8.4.1　PCI局部总线的特征207

8.4.2　即插即用209

8.4.3　PCI总线的结构211

8.4.5　基于PCI总线系统213

8.4.4　PCI性能213

8.4.6　PCI总线接口214

8.4.7　PCI总线的BIOS215

8.4.8　PCI总线操作218

8.4.9　PCI总线命令218

8.4.10　DMA和中断220

8.4.11　PCI总线仲裁221

8.4.12　PCI适配器221

8.4.13　PCI总线信号221

习题8223

9.1　段级保护技术225

第9章　保护技术225

9.2　段描述符与保护之关系226

9.2.1　对类型的检查227

9.2.2　对界限的检查228

9.2.3　特权级229

9.3　访问数据时的限制230

9.4　控制转移232

9.5　门描述符技术233

9.5.1　堆栈转换技术236

9.5.2　从过程返回238

9.6　操作系统指令239

9.6.1　特权指令239

9.6.2　敏感指令240

9.7　指针指令240

9.7.1　描述符验证241

9.7.2　指针完整性与请求特权级242

9.8　页级保护技术243

9.8.1　保存保护参数的页表项243

9.8.2　两级页表的组合保护244

9.8.4　段与页保护的组合245

9.8.3　页保护越权245

习题9246

第10章　输入输出技术247

10.1　输入输出编址247

10.1.1　独立编址的输入输出248

10.1.2　存储器映像输入输出249

10.2　输入输出指令250

10.2.1　寄存器输入输出指令252

10.2.2　从端口输入输出字串指令252

10.3.1　输入输出特权级253

10.3　输入输出与保护253

10.3.2　输入输出准许位映像254

习题10255

第11章　初始化处理技术257

11.1　初始化处理257

11.1.1 复位后微处理器的状态257

11.1.2　第一条指令地址259

11.1.3　允许Cathe操作260

11.2　实模式下的软件初始化处理技术260

11.3.1　系统表261

11.3　保护模式下的软件初始化处理技术261

11.2.2　非屏蔽中断261

11.2.1　系统表261

11.3.2　分页262

11.3.3　任务处理技术263

11.3.4 中断处理途径263

11.4　操作模式的转换263

11.4.1　向保护模式的转换264

11.4.2　转换回实地址模式265

11.5　浮点部件的初始化处理266

11.5.1　数值平台的配置267

11.5.2　浮点部件的软件仿真268

习题11269

第12章　多任务处理技术270

12.1　任务状态段271

12.2　任务状态段描述符273

12.3　任务寄存器274

12.4　任务门描述符275

12.5　任务转换277

12.6　任务连接技术279

12.6.1　用忙位阻止可能的封闭280

12.7.1　任务线性空间到物理空间的映像281

12.6.2　修改任务的连接281

12.7　任务地址空间281

12.7.2　任务逻辑地址空间282

习题12283

第13章　调试技术284

13.1　调试支持284

13.2　调试寄存器285

13.2.1　调试地址寄存器（DR0～DR3）285

13.2.2　调试控制寄存器（DR7）285

13.2.3　调试状态寄存器（DR6）286

13.2.4　断点字段识别287

13.3　调试异常288

13.3.1　中断1——调试异常288

13.3.2 中断3——断点指令291

习题13291

第14章　指令系统292

14.1　数据传送指令292

14.1.1　通用数据传送指令292

14.1.2　堆栈处理指令293

14.1.3　类型转换指令294

14.2　二进制算术运算指令296

14.2.1　加法指令和减法指令297

14.2.2 比较和符号改变指令298

14.2.3　乘法指令298

14.2.4　除法指令299

14.3　十进制算术运算指令300

14.3.1 压缩BCD调整指令300

14.3.2 非压缩BCD调整指令300

14.4　逻辑指令301

14.4.1　布尔操作指令301

14.4.4　移位与环移指令302

14.4.2　位测试与修改指令302

14.4.3　位扫描指令302

14.4.5　根据条件设置字节指令310

14.4.6　测试指令310

14.5　控制转移指令311

14.5.1　无条件转移指令311

14.5.2　条件转移指令312

14.5.3　软件中断314

14.6　串操作315

14.6.1　重复前缀315

14.6.2　变址和定向标志的控制316

14.6.3　字串指令317

14.7　结构化语言指令318

14.8　标志控制指令323

14.8.1　进位和定向标志控制指令323

14.8.2　标志转换指令323

14.9　数字指令324

14.10　段寄存器指令325

14.10.1　段寄存器转移指令325

14.10.3　数据指针指令326

14.10.2　远控制转移指令326

14.11　杂项指令327

14.11.1　地址计算指令327

14.11.2　无操作指令328

14.11.3　转换指令328

14.11.4　字节交换指令328

14.11.5　交换与相加指令330

14.11.6　比较与交换指令330

14.11.7 CPUID指令331

习题14331

附录A　Pentium指令系统333