图书介绍
数字设计原理PDF|Epub|txt|kindle电子书版本下载
- （美）Daniel D.Gajski著；李敏波译 著
- 出版社： 北京：清华大学出版社
- ISBN：7302097453
- 出版时间：2005
- 标注页数：337页
- 文件大小：72MB
- 文件页数：352页
- 主题词：数字电路－电路设计－教材
PDF下载
下载说明
数字设计原理PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 引言1
1.1 设计描述1
目录1
1.2 抽象层次5
1.3 设计流程7
1.3.1 设计规范7
1.3.2 库的开发7
1.3.3 设计综合7
1.3.4 设计分析8
1.3.5 文档8
1.4.1 设计捕获和建模9
1.3.6 制造9
1.4 CAD工具9
1.4.2 综合工具10
1.4.3 验证和仿真10
1.4.4 物理设计10
1.4.5 测试11
1.5 典型的设计流程11
1.6 引导图11
1.7 本章小结13
1.8 参考文献13
1.9 习题14
第2章 数据的类型与表示17
2.1 定位数制17
2.2 八进制和十六进制数18
2.3 数制转换20
2.4 进制数的加法与减法23
2.5 负数的表示25
2.5.1 有符号表示25
2.5.2 补码数制27
2.6 二进制补码的加法和减法29
2.6.1 加法规则29
2.6.2 减法规则30
2.7 二进制乘法31
2.8 二进制除法34
2.9 浮点数35
2.10 十进制数的二进制码37
2.11 字符码38
2.12 检错和纠错码39
2.12.1 检错码41
2.12.2 纠错码42
2.13 汉明码43
2.15 参考文献45
2.14 本章小结45
2.16 习题46
第3章 布尔代数与逻辑设计51
3.1 代数的性质51
3.2 布尔代数的公理化定义52
3.3 布尔代数的基本定理54
3.4 布尔函数56
3.4.1 函数的反57
3.4.2 代数变换58
3.5 正则形式59
3.6 标准形式64
3.7 其他逻辑运算66
3.8 数字逻辑门68
3.9 多输入和多算子的扩展71
3.10 门的实现75
3.10.1 逻辑电平75
3.10.2 噪声容限76
3.10.3 扇出78
3.10.4 功耗79
3.10.5 传输延时系列79
3.10.6 双极型逻辑系列80
3.10.7 MOS逻辑系列82
3.11 VLSI技术85
3.12 本章小结91
3.13 参考文献91
3.14 习题92
第4章 布尔函数的化简97
4.1 图表示法97
4.2 化简的卡诺图法106
4.3 不确定状态109
4.4 制表法111
4.4.1 质蕴涵项的生成111
4.4.2 最小覆盖的生成113
4.5 门阵列的技术映射116
4.6 定制库的技术映射122
4.7 无险象设计125
4.8 本章小结128
4.9 参考文献129
4.10 习题129
第5章 组合元件133
5.1 行波进位加法器133
5.2 超前进位加法器134
5.3 加法器／减法器138
5.4 逻辑单元139
5.5 算术逻辑单元140
5.6 译码器143
5.7 选择器145
5.8 总线148
5.9 优先编码器149
5.10 比较器151
5.11 移位器和循环移位器153
5.12 只读存储器156
5.13 可编程逻辑阵列158
5.16 习题160
5.15 参考文献160
5.14 本章小结160
第6章 时序逻辑165
6.1 SR锁存器166
6.2 门控SR锁存器168
6.3 门控D锁存器169
6.4 触发器170
6.5 触发器类型174
6.6 时序逻辑的分析178
6.7 有限状态机模型183
6.8 时序逻辑的综合185
6.9 FSM模型的获得187
6.10 状态化简188
6.11 状态编码191
6.12 记忆元件的选择196
6.13 优化和时序198
6.14 本章小结200
6.15 参考文献200
6.16 习题200
第7章 存储器件207
7.1 寄存器207
7.2 移位寄存器209
7.3 计数器210
7.4 十进制（BCD）计数器213
7.5 异步计数器214
7.6 寄存器文件216
7.7 随机存取器219
7.8 下推栈225
7.9 先进先出队列228
7.10 简单数据通路232
7.11 通用数据通路238
7.12 控制单元的设计240
7.13 本章小结242
7.15 习题243
7.14 参考文献243
第8章 寄存器传输级设计247
8.1 设计模型247
8.2 FSMD定义249
8.3 算法状态机图253
8.4 利用ASM图进行综合259
8.5 寄存器共享（变量合并）264
8.6 功能单元共享（算子合并）268
8.7 总线共享（连线合并）273
8.8 寄存器合并276
8.9 链接和多循环277
8.10 功能单元流水线279
8.11 数据通路流水线282
8.12 控制流水线285
8.13 进程安排287
8.14 本章小结294
8.15 参考文献295
8.16 习题295
第9章 处理器设计299
9.1 指令集300
9.2 寻址方式303
9.3 处理器设计305
9.4 指令集设计307
9.5 CISC设计309
9.6 精简指令集316
9.7 RISC设计319
9.8 数据预取322
9.9 分支预测324
9.10 本章小结327
9.11 参考文献327
9.12 习题328
A.1.1 试验板330
A.1 实验室设备330
附录A 实验室实验330
A.1.2 FPGA板331
A.1.3 输入和仿真实验室331
A.1.4 描述和综合实验室332
A.2 实验室种类332
A.3 试验板和FPGA实验334
A.4 仿真实验335
A.5 建模实验335
A.6 逻辑和行为综合实验337
A.7 参考文献337