微型计算机组成原理PDF|Epub|txt|kindle电子书版本下载

微型计算机组成原理PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一章 微型计算机组成基础1

1.1 计算机中数据的表示1

1.1.1 计算机中数的进位制1

1.1.2 字符编码4

1.1.3 带符号数的表示6

1.1.4 溢出9

1.1.5 定点数与浮点数9

1.2 计算机的组成与运行原理10

1.2.1 体系结构10

1.2.2 运算器的组成13

1.2.3 控制器的组成15

1.2.4 内存储器的组成18

1.2.5 主机的运行原理19

1.3 微型计算机的基本结构20

1.3.1 微处理器的概念20

1.3.2 总线的基本概念21

1.3.3 微型计算机的基本结构21

1.4 微型计算机的基本数据类型22

1.5 堆栈23

1.5.1 堆栈的引进和定义23

1.5.2 堆栈的操作24

习题一25

第二章　8086系统结构27

2.1 8086微处理器的结构27

2.1.1 8086微处理器的功能结构与指令流水线27

2.1.2 8086微处理器的存储器分段结构29

2.1.3 8086的寄存器结构31

2.2 8086的总线周期33

2.2.1 8086的时序33

2.2.2 8086的存储器读周期33

2.2.3 8086的I/O读周期36

2.2.4 8086的存储器写周期36

2.2.5 8086的I/O写周期37

2.2.6 在总线周期中插入等待时钟39

2.2.7 空闲时钟周期40

2.3 8086系统总线的形成40

2.3.1 8086引脚功能40

2.3.2 最小模式下系统总线的形成45

2.3.3 最大模式下系统总线的形成46

2.4 8088简介49

习题二50

第三章　半导体存储器51

3.1 半导体存储器概述52

3.1.1 半导体存储器的分类52

3.1.2 半导体存储芯片的一般结构53

3.1.3 半导体存储器芯片的主要技术指标56

3.2 静态随机存取存储器57

3.2.1 六管静态基本单元电路57

3.2.2 静态RAM芯片举例58

3.3 动态随机存取存储器62

3.3.1 单管动态基本单元电路62

3.3.2 动态RAM的电路结构63

3.3.3 动态RAM芯片举例64

3.3.4 再谈动态RAM的刷新66

3.4 只读存储器67

3.4.1 掩模型ROM67

3.4.2 PROM68

3.4.3 EPROM69

3.4.4 EEPROM71

3.4.5 闪速存储器72

3.5 半导体存储器与CPU的连接及简单存储器子系统的设计74

3.5.1 半导体存储器与CPU的连接74

3.5.2 简单存储器子系统的设计79

3.5.3 动态RAM与CPU的连接83

3.6 8086的存储器组织简介84

3.7 高速缓冲存储器85

3.7.1 Cache的工作原理85

3.7.2 主存与Cache的地址映像90

3.7.3 替换算法93

3.7.4 Pentium微型计算机Cache结构简介94

3.8 层出不穷的半导体存储器新技术95

3.8.1 静态RAM96

3.8.2 动态RAM96

3.8.3 专用的半导体存储器99

习题三101

第四章　输入输出接口103

4.1 I/O接口概述103

4.1.1 I/O接口的主要功能103

4.1.2 I/O接口的集成化程度104

4.1.3 I/O接口的典型结构105

4.2 I/O端口的编址方式106

4.2.1 存储器统一编址106

4.2.2 I/O独立编址106

4.3 I/O指令及高级语言程序对I/O端口的访问107

4.3.1 I/O指令107

4.3.2 高级语言程序对I/O端口的访问109

4.4 输入输出传送方式110

4.4.1 无条件传送方式110

4.4.2 查询传送方式112

4.4.3 中断传送方式118

4.4.4 DMA传送方式121

4.4.5 I/O处理机方式123

4.5 简单输入输出接口的设计124

4.5.1 CPU或系统总线的I/O接口信号124

4.5.2 端口地址安排125

4.5.3 端口地址译码126

4.5.4 基地址可变126

4.5.5 端口的设计127

4.5.6 接口电路设计举例128

习题四130

第五章　中断系统133

5.1 中断的基本概念133

5.1.1 中断133

5.1.2 中断系统133

5.1.3 中断源134

5.1.4 中断的基本过程135

5.1.5 中断优先级135

5.1.6 多重中断（中断嵌套）135

5.1.7 中断屏蔽136

5.1.8 可屏蔽中断、不可屏蔽中断、中断允许标志位136

5.2 中断管理136

5.2.1 CPU响应中断的条件136

5.2.2 中断响应137

5.2.3 中断源识别138

5.2.4 中断判优140

5.3 可编程中断控制器8259A143

5.3.1 8259A的内部结构及引脚信号143

5.3.2 8259A的工作方式146

5.3.3 8259A的初始化命令字149

5.3.4 8259A的初始化编程151

5.3.5 8259A的操作命令字152

5.4 PC/AT型微机的中断系统155

5.4.1 中断向量与中断向量表156

5.4.2 中断源及外部可屏蔽中断的控制逻辑156

5.4.3 中断处理过程160

5.4.4 自编中断服务程序举例162

习题五164

第六章　可编程接口芯片167

6.1 可编程并行输入输出接口8255A167

6.1.1 8255A的结构167

6.1.2 8255A的工作方式概述170

6.1.3 8255A的控制字171

6.1.4 8255A三种工作方式的功能说明172

6.1.5 从端口C中读状态字181

6.1.6 8255A应用举例182

6.2 可编程间隔定时器8253/8254188

6.2.1 8253的基本功能和结构188

6.2.2 8253的控制字及初始化190

6.2.3 8253的工作方式190

6.2.4 间隔定时器8254194

6.2.5 8253/8254的应用196

6.3 DMA控制器8237A204

6.3.1 8237A的工作周期204

6.3.2 8237A的引脚206

6.3.3 8237A的工作模式208

6.3.4 8237A的传送类型210

6.3.5 8237A的寄存器组210

6.3.6 8237A的软件命令213

6.3.7 8237A的编程214

6.3.8 8237A的应用215

习题六219

第七章　80386系统结构225

7.1 80386微处理器结构225

7.1.1 80386微处理器的特点和工作模式225

7.1.2 逻辑部件226

7.1.3 内部寄存器228

7.1.4 数据类型235

7.1.5 引脚信号及其功能236

7.2 80386的总线周期245

7.2.1 总线周期的分类245

7.2.2 非地址流水线读／写周期246

7.2.3 地址流水线读／写周期247

7.3 80386的一些内部机制248

7.3.1 存储器管理功能248

7.3.2 描述符255

7.3.3 多任务机制258

7.3.4 保护功能265

7.3.5 保护模式下的中断269

7.4 80386系统的构成271

7.4.1 系统组成271

7.4.2 存储器结构273

7.4.3 输入输出结构274

7.4.4 基本的存储器结构275

习题七277

第八章　高档微处理器279

8.1 高档微处理器中的新技术279

8.1.1 RISC技术279

8.1.2 CPU内部设置Cache280

8.1.3 采用双独立总线体系结构280

8.1.4 增加指令流水线条数281

8.1.5 分支指令预测技术282

8.1.6 超顺序执行技术283

8.1.7 采用深度指令流水线结构286

8.1.8 MMX技术与3D Now！技术287

8.1.9 超线程技术288

8.1.10 多核处理器结构289

8.2 从80486到Core 2 Duo及Xeon290

8.2.1 80486290

8.2.2 Pentium291

8.2.3 Pentium Pro292

8.2.4 MMX Pentium293

8.2.5 Pentium Ⅱ293

8.2.6 Pentium Ⅲ293

8.2.7 Pentium 4293

8.2.8 Core 2 Duo294

8.2.9 Xeon295

8.3 AMD公司微处理器简介297

习题八297

第九章　总线技术Ⅰ——内部总线299

9.1 总线概述299

9.1.1 采用总线技术的原因299

9.1.2 总线的分类及内部总线的发展300

9.1.3 总线规范302

9.1.4 总线的主要性能指标302

9.2 ISA总线303

9.2.1 引脚信号303

9.2.2 ISA总线时序306

9.2.3 ISA总线接口307

9.3 PCI总线308

9.3.1 PCI总线概述309

9.3.2 PCI总线信号的定义311

9.3.3 总线命令317

9.3.4 PCI总线协议基础318

9.3.5 PCI总线仲裁机制326

9.3.6 PCI总线的配置周期327

9.3.7 PCI总线配置空间330

9.3.8 PCI总线的扩展ROM333

9.3.9 PCI总线接口333

9.4 AGP总线简介337

9.4.1 AGP总线的提出337

9.4.2 AGP与PCI的关系338

9.4.3 AGP相对于PCI的改进338

9.5 PCI Express总线339

9.5.1 PCI Express总线的提出339

9.5.2 PCI Express的主要特点339

9.5.3 PCI Express技术基础340

9.5.4 PCI Express接口设计方案367

习题九368

第十章　总线技术Ⅱ——设备总线371

10.1 SCSI总线371

10.1.1 SCSI设备371

10.1.2 SCSI体系结构模型372

10.1.3 SCSI命令376

10.1.4 SCSI软件接口简介379

10.2 IDE接口379

10.2.1 IDE接口信号380

10.2.2 IDE接口数据传送方式383

10.2.3 扇区的寻址方式385

10.2.4 IDE控制器中的寄存器385

10.2.5 IDE命令简介388

10.2.6 从UItra ATA/33到UItra ATA/133392

10.3 通用串行总线USB394

10.3.1 USB的主要特点395

10.3.2 USB的硬件结构395

10.3.3 USB系统的软件结构396

10.3.4 USB总线数据编码方式397

10.3.5 USB总线上的数据传输398

10.3.6 USB协议简介399

10.3.7 USB设备配置简介409

10.3.8 USB设备开发简介411

10.4 FireWire串行总线（IEEE 1394）简介413

习题十414

第十一章　微型计算机系统的硬件组成417

11.1 系统控制逻辑及控制芯片组417

11.1.1 系统控制逻辑及控制芯片组简介417

11.1.2 早期的芯片组417

11.1.3 采用北桥／南桥体系结构的芯片组418

11.1.4 采用Hub体系结构的芯片组420

11.1.5 支持PCI Express的芯片组422

11.2 内存条424

11.2.1 内存芯片Bank与芯片容量的新表示424

11.2.2 内存条的组成425

11.3 主板428

11.4 微型计算机的体系结构431

11.4.1 早期微型计算机的体系结构431

11.4.2 控制芯片组出现初期的微型计算机的体系结构433

11.4.3 采用北桥／南桥芯片组的微型计算机的体系结构434

11.4.4 采用Hub芯片组的微型计算机的体系结构435

11.4.5 采用支持PCI Express芯片组的微型计算机的体系结构437

11.5 服务器体系结构举例439

习题十一441

第十二章　串行通信443

12.1 数据通信基础知识443

12.1.1 数据传输形式443

12.1.2 单向与双向通信445

12.1.3 同步技术445

12.2 RS-232C总线447

12.2.1 RS-232C总线标准448

12.2.2 RS-232C接口的连接451

12.2.3 20 mA电流环回路标准453

12.3 PC系列机的串行通信453

12.3.1 8250内部寄存器454

12.3.2 8250的初始化458

12.3.3 NS16550相对8250的改进459

12.3.4 异步通信BIOS功能调用460

12.3.5 Turbo C中的异步通信功能调用461

12.3.6 Windows平台上的串行通信简介468

12.4 RS-422总线与RS-485总线469

12.4.1 RS-422总线470

12.4.2 RS-485总线471

12.4.3 RS-232C/RS-422/RS-485转换器简介472

12.5 通信协议简介472

习题十二475

附录　部分小规模集成电路国家标准与国外流行表示对照477

第1版参考文献479

第2版新增参考文献481