图书介绍
超标量处理器设计PDF|Epub|txt|kindle电子书版本下载
- 姚永斌编著 著
- 出版社： 北京：清华大学出版社
- ISBN：9787302347071
- 出版时间：2014
- 标注页数：373页
- 文件大小：69MB
- 文件页数：386页
- 主题词：微处理器－设计－高等学校－教材
PDF下载
下载说明
超标量处理器设计PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 超标量处理器概览1
1.1为什么需要超标量1
1.2普通处理器的流水线3
1.2.1流水线概述3
1.2.2流水线的划分5
1.2.3指令间的相关性8
1.3超标量处理器的流水线9
1.3.1顺序执行10
1.3.2乱序执行12
第2章 Cache17
2.1 Cache的一般设计17
2.1.1 Cache的组成方式20
2.1.2 Cache的写入25
2.1.3 Cache的替换策略28
2.2提高Cache的性能30
2.2.1写缓存30
2.2.2流水线31
2.2.3多级结构32
2.2.4 Victim Cache34
2.2.5预取35
2.3多端口Cache37
2.3.1 True Multi-port37
2.3.2 Multiple Cache Copies38
2.3.3 Multi-banking38
2.3.4真实的例子：AMD Opteron的多端口Cache39
2.4超标量处理器的取指令42
第3章 虚拟存储器48
3.1概述48
3.2地址转换50
3.2.1单级页表52
3.2.2多级页表55
3.2.3 Page Fault62
3.2.4小结64
3.3程序保护66
3.4加入TLB和Cache68
3.4.1 TLB的设计68
3.4.2 Cache的设计78
3.4.3将TLB和Cache放入流水线87
第4章 分支预测96
4.1概述96
4.2分支指令的方向预测100
4.2.1基于两位饱和计数器的分支预测101
4.2.2基于局部历史的分支预测106
4.2.3基于全局历史的分支预测113
4.2.4竞争的分支预测116
4.2.5分支预测的更新118
4.3分支指令的目标地址预测122
4.3.1直接跳转类型的分支预测123
4.3.2间接跳转类型的分支预测127
4.3.3小结133
4.4分支预测失败时的恢复134
4.5超标量处理器的分支预测141
第5章 指令集体系145
5.1复杂指令集和精简指令集146
5.2精简指令集概述147
5.2.1 MIPS指令集147
5.2.2 ARM指令集150
5.3 Load/Store指令155
5.3.1 Load指令155
5.3.2 Store指令155
5.4计算指令157
5.4.1加减法158
5.4.2移位指令160
5.4.3逻辑指令160
5.4.4乘法指令161
5.4.5乘累加指令162
5.4.6特殊计算指令163
5.5分支指令163
5.6杂项指令169
5.7异常171
第6章 指令解码176
6.1指令缓存177
6.2一般情况178
6.3特殊情况180
6.3.1分支指令的处理182
6.3.2乘累加/乘法指令的处理182
6.3.3前/后变址指令的处理185
6.3.4 LDM/STM指令的处理185
6.3.5条件执行指令的处理193
第7章 寄存器重命名195
7.1概述195
7.2寄存器重命名的方式197
7.2.1使用ROB进行寄存器重命名198
7.2.2将ARF扩展进行寄存器重命名200
7.2.3使用统一的PRF进行寄存器重命名201
7.3重命名映射表203
7.3.1基于SRAM的重命名映射表205
7.3.2基于CAM的重命名映射表206
7.4超标量处理器的寄存器重命名212
7.4.1解决RAW相关性215
7.4.2解决WAW相关性219
7.5寄存器重命名过程的恢复223
7.5.1使用Checkpoint223
7.5.2使用WALK226
7.5.3使用Architecture State226
7.6分发228
第8章 发射230
8.1概述230
8.1.1集中式VS分布式232
8.1.2数据捕捉VS非数据捕捉232
8.1.3压缩VS非压缩235
8.2发射过程的流水线238
8.2.1非数据捕捉结构的流水线238
8.2.2数据捕捉结构的流水线243
8.3分配244
8.4仲裁246
8.4.1 1-of-M的仲裁电路246
8.4.2 N-of-M的仲裁电路251
8.5唤醒254
8.5.1单周期指令的唤醒254
8.5.2多周期指令的唤醒256
8.5.3推测唤醒261
第9章 执行275
9.1概述275
9.2 FU的类型277
9.2.1 ALU277
9.2.2 AGU281
9.2.3 BRU281
9.2.4其他FU286
9.3旁路网络286
9.3.1简单设计的旁路网络288
9.3.2复杂设计的旁路网络292
9.4操作数的选择296
9.5 Cluster299
9.5.1 Cluster IQ300
9.5.2 Cluster Bypass303
9.6存储器指令的加速306
9.6.1 Memory Disambiguation306
9.6.2非阻塞Cache312
9.6.3关键字优先318
9.6.4提前开始319
第10章 提交321
10.1概述321
10.2重排序缓存322
10.2.1一般结构322
10.2.2端口需求325
10.3管理处理器的状态326
10.3.1使用ROB管理指令集定义的状态328
10.3.2使用物理寄存器管理指令集定义的状态331
10.4特殊情况的处理331
10.4.1分支预测失败的处理332
10.4.2异常的处理336
10.4.3中断的处理339
10.4.4 Store指令的处理340
10.4.5指令离开流水线的限制342
第11章 真实世界的例子：Alpha 21264处理器344
11.1概述344
11.2取指令和分支预测346
11.2.1 line/way的预测347
11.2.2分支预测350
11.3寄存器重命名352
11.4发射354
11.5执行单元357
11.5.1整数的执行单元357
11.5.2浮点数的执行单元359
11.6存储器的访问361
11.6.1 Speculative Disambiguation361
11.6.2 Load hit/miss Prediction367
11.7退休369
11.8结论369
参考文献371