图书介绍
数字电路与逻辑设计PDF|Epub|txt|kindle电子书版本下载
- 朱定华编著 著
- 出版社: 北京:清华大学出版社
- ISBN:9787302242703
- 出版时间:2011
- 标注页数:278页
- 文件大小:20MB
- 文件页数:292页
- 主题词:数字电路-逻辑设计
PDF下载
下载说明
数字电路与逻辑设计PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台)。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用!后期资源热门了。安装了迅雷也可以迅雷进行下载!
(文件页数 要大于 标注页数,上中下等多册电子书除外)
注意:本站所有压缩包均有解压码: 点击下载压缩包解压工具
图书目录
第1章 数字逻辑基础1
1.1 数制和代码1
1.1.1 十进制数和二进制数1
1.1.2 十六进制和八进制2
1.1.3 不同进制数之间的转换3
1.1.4 二进制符号数的表示法5
1.1.5 二进制代码7
1.2 逻辑运算10
1.2.1 基本逻辑运算10
1.2.2 复合逻辑运算11
1.2.3 正负逻辑问题13
1.3 逻辑门电路14
1.3.1 晶体管的开关特性14
1.3.2 基本逻辑门电路16
1.3.3 TTL集成门电路17
1.3.4 CMOS逻辑电路24
1.4 逻辑函数的代数化简法25
1.4.1 基本公式和定律25
1.4.2 基本运算规则29
1.4.3 逻辑函数代数法化简30
1.5 逻辑函数的卡诺图化简法32
1.5.1 最小项的定义及其性质32
1.5.2 卡诺图34
1.5.3 逻辑函数的卡诺图表示35
1.5.4 逻辑函数卡诺图化简36
1.5.5 具有约束的逻辑函数化简38
1.6 逻辑函数的描述方法及转换40
1.6.1 逻辑函数的描述方法40
1.6.2 几种描述方法之间的转换42
本章小结44
习题45
第2章 组合逻辑电路50
2.1 组合逻辑电路的分析与设计50
2.1.1 组合逻辑电路的分析50
2.1.2 组合逻辑电路的设计52
2.2 组合逻辑电路中的竞争冒险56
2.2.1 产生竞争冒险的原因56
2.2.2 竞争冒险的判断57
2.2.3 消除竞争冒险的方法58
2.3 加法器与算术逻辑单元59
2.3.1 半加器和全加器60
2.3.2 集成加法器61
2.3.3 算术逻辑单元65
2.4 数值比较器65
2.4.1 数值比较器的设计66
2.4.2 集成数值比较器68
2.5 编码器70
2.5.1 编码器的工作原理70
2.5.2 集成优先编码器74
2.6 译码器与数据分配器76
2.6.1 译码器的分析及设计77
2.6.2 集成译码器79
2.6.3 数据分配器86
2.7 数据选择器88
2.7.1 数据选择器的类型及功能88
2.7.2 集成数据选择器91
本章小结95
习题95
第3章 时序逻辑基础101
3.1 RS触发器101
3.1.1 RS触发器的工作原理和逻辑功能101
3.1.2 集成RS触发器74LS279103
3.1.3 RS触发器应用104
3.2 D触发器105
3.2.1 逻辑电路与逻辑符号105
3.2.2 工作原理105
3.2.3 逻辑功能描述106
3.2.4 集成D触发器74LS74107
3.3 JK触发器108
3.3.1 逻辑电路与逻辑符号108
3.3.2 逻辑功能描述108
3.3.3 集成JK触发器110
3.4 T触发器111
3.4.1 逻辑电路与逻辑符号111
3.4.2 逻辑功能描述111
3.5 触发器的电气特性112
本章小结113
习题114
第4章 时序逻辑电路119
4.1 时序逻辑电路概述119
4.1.1 时序逻辑电路的特点119
4.1.2 时序电路逻辑功能的描述方法119
4.1.3 时序电路逻辑的分类120
4.2 时序逻辑电路的分析120
4.2.1 时序逻辑电路分析的一般步骤120
4.2.2 同步时序逻辑电路的分析举例121
4.2.3 异步时序逻辑电路的分析举例126
4.3 时序逻辑电路的设计128
4.3.1 同步时序逻辑电路的设计128
4.3.2 异步时序逻辑电路的设计136
4.4 常用的集成时序逻辑电路138
4.4.1 寄存器与移位寄存器138
4.4.2 计数器142
4.4.3 顺序脉冲发生器153
4.4.4 序列信号发生器153
习题154
第5章 Verilog HDL159
5.1 Verilog的基本语法规则159
5.1.1 变量的数据类型160
5.1.2 Verilog程序的基本结构162
5.1.3 Verilog HDL的基本语句163
5.2 组合逻辑电路的门级建模168
5.2.1 设计举例169
5.2.2 组合逻辑电路的数据流建立172
5.2.3 数据流建模举例174
5.3 组合逻辑电路的行为级建模175
5.3.1 组合逻辑电路的行为级建模举例176
5.3.2 时序逻辑电路建模基础177
5.4 锁存器和触发器的Verilog建模实例179
5.4.1 描述举例179
5.4.2 设计举例180
本章小结182
习题182
第6章 数字电路系统设计184
6.1 数字电路系统设计基础184
6.1.1 数字电路系统的组成与类别184
6.1.2 数字电路系统的设计步骤185
6.1.3 数字电路系统的设计方法187
6.1.4 数字电路系统的实现187
6.2 可编程逻辑器件189
6.2.1 PLD电路的表示方法189
6.2.2 可编程阵列逻辑器件192
6.2.3 可编程通用阵列逻辑器件193
6.3 Quartus Ⅱ集成开发工具198
6.3.1 Quartus Ⅱ集成开发环境简介198
6.3.2 Quartus Ⅱ的基本设计流程199
6.3.3 Quartus Ⅱ的基本设计步骤200
6.3.4 Quartus Ⅱ的基本设计输入方法201
6.3.5 Quartus Ⅱ的设计应用举例203
本章小结215
习题216
第7章 脉冲信号的产生与变换217
7.1 多谐振荡器217
7.1.1 环形多谐振荡器217
7.1.2 石英晶体多谐振荡器219
7.2 单稳态触发器221
7.2.1 用门电路组成的单稳态触发器221
7.2.2 集成单稳态触发器223
7.2.3 单稳态触发器的应用226
7.3 施密特触发器227
7.3.1 门电路组成的施密特触发器228
7.3.2 集成施密特触发器229
7.3.3 施密特触发器的应用229
7.4 555定时器及其应用230
7.4.1 555定时器的电路结构与功能230
7.4.2 555定时器的应用232
本章小结234
习题235
第8章 数模与模数转换器237
8.1 数模转换器237
8.1.1 数模转换的基本知识237
8.1.2 常用数模转换技术239
8.1.3 数模转换器的性能指标242
8.1.4 集成数模转换器及其应用243
8.2 模数转换器244
8.2.1 模数转换的基本知识244
8.2.2 常用模数转换技术246
8.2.3 模数转换器的性能指标252
8.2.4 集成模数转换器及其应用253
本章小结254
习题255
习题答案258