图书介绍
单板级JTAG测试技术PDF|Epub|txt|kindle电子书版本下载
- 王承，刘治国编著 著
- 出版社： 北京：国防工业出版社
- ISBN：9787118099867
- 出版时间：2015
- 标注页数：205页
- 文件大小：24MB
- 文件页数：217页
- 主题词：集成电路－测试技术
PDF下载
下载说明
单板级JTAG测试技术PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 测试的基本概念1
1.1 数字电路测试1
1.1.1 测试1
1.1.2 测试分类2
1.1.3 数字电路分类2
1.2 故障及故障模型3
1.3 算法3
1.4 测试覆盖率和故障检出率4
1.5 测试矢量4
1.5.1 组合电路的测试矢量生成6
1.5.2 时序电路的测试矢量生成10
1.6 可测性15
1.6.1 可控性15
1.6.2 可观性16
1.6.3 可测性设计方法17
第2章 单板级JTAG测试31
2.1 背景介绍31
2.2 传统单板测试方法的困难32
2.2.1 在线测试33
2.2.2 光学测试33
2.2.3 功能测试34
2.3 生产制造应用35
2.4 JTAG测试技术36
2.5 单板级JTAG测试38
2.6 JTAG测试的优缺点39
第3章 IEEE1149.X标准40
3.1 IEEE1149.1（边界扫描测试）40
3.1.1 边界扫描测试概述40
3.1.2 边界扫描硬件结构42
3.1.3 边界扫描描述语言69
3.2 IEEE1532（在系统编程）84
3.2.1 标准测试与编程语言85
3.2.2 在系统配置硬件结构87
3.2.3 数据和地址寄存器的访问89
3.2.4 在系统配置指令89
3.2.5 在系统编程实现91
3.3 IEEE1149.6（高级数字网络边界扫描测试）93
3.3.1 连接模型93
3.3.2 IEEE1149.6架构95
3.3.3 IEEE1149.6指令96
3.3.4 IEEE1149.6应用实例99
第4章 单板级边界扫描可测性设计100
4.1 测试点和测试探针100
4.2 应力分析102
4.3 菊花链103
4.4 复位管脚设置104
4.5 菊花链TAP端口设置104
4.6 不同电压芯片的连接106
4.7 优选遵循IEEE1149.1芯片108
4.8 配置管脚设置108
4.9 扫描链中芯片个数108
4.10 逻辑芯片的设置110
4.11 存储器的连接110
4.12 器件族的连接111
4.13 其他情况111
4.14 测试点的设计111
4.15 小结113
第5章 边界扫描测试技术应用116
5.1 故障模型116
5.2 器件模型117
5.2.1 关键字符118
5.2.2 器件模型实例118
5.3 测试算法130
5.3.1 计数／补偿算法130
5.3.2 走步算法131
5.3.3 边界扫描测试流程132
5.4 芯片级测试134
5.4.1 JTAG总线测试134
5.4.2 芯片寄存器测试135
5.5 单板级测试139
5.5.1 基础测试139
5.5.2 上／下拉测试141
5.5.3 互连测试142
5.5.4 器件族测试143
5.5.5 存储器测试144
5.6 系统级测试145
5.6.1 系统级测试结构146
5.6.2 多点网关芯片147
5.6.3 基于STA112的系统级测试架构149
5.7 应用方式150
5.8 优缺点分析150
第6章 串行矢量格式152
6.1 引言152
6.2 SVF命令集152
6.2.1 SVF文件152
6.2.2 SVF命令集153
6.3 SVF命令详述154
6.3.1 寄存器测试结束155
6.3.2 测试频率设置155
6.3.3 寄存器头设置156
6.3.4 并行测试矢量设置158
6.3.5 并行管脚映射159
6.3.6 测试运行设置160
6.3.7 寄存器扫描163
6.3.8 状态路径设置165
6.3.9 寄存器尾设置166
6.3.10 复位设置168
第7章 内建自测试技术170
7.1 芯片级内建自测试170
7.1.1 测试矢量生成和应用171
7.1.2 测试响应捕获和分析172
7.1.3 内建自测试控制器173
7.2 组合电路的内建自测试173
7.2.1 伪随机测试矢量生成174
7.2.2 特征分析的响应压缩177
7.3 时序电路的内建自测试180
7.4 宏单元的内建自测试180
7.4.1 低／中等复杂度的宏单元181
7.4.2 兆单元的内建自测试181
7.5 内建自测试与边界扫描测试181
7.5.1 具有内建自测试功能的边界扫描芯片结构182
7.5.2 内建自测试指令（RUNBIST）183
7.5.3 层次化内建自测试183
7.6 基于FPGA的单板级内建自测试184
7.6.1 基于FPGA的策略184
7.6.2 优缺点分析185
第8章 片上仿真测试187
8.1 片上仿真测试187
8.2 实现步骤188
8.3 ARM7TDMI JTAG仿真测试189
8.3.1 ARM7TDMI测试结构189
8.3.2 ARM7TDMI处理器框图190
8.3.3 ARM7TDMI常用指令191
8.3.4 ARM7TDMI调试原理191
8.4 测试实例196
8.5 不足之处197
第9章 嵌入测试198
9.1 测试技术的发展198
9.1.1 传统仪器198
9.1.2 虚拟仪器199
9.1.3 嵌入仪器200
9.2 IEEE1687201
9.2.1 背景概述201
9.2.2 IEEE1687架构202
参考文献204