十值逻辑电路与十值数字模糊计算机PDF|Epub|txt|kindle电子书版本下载

十值逻辑电路与十值数字模糊计算机PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1篇 十值逻辑电路的研究与设计2

第1章 绪论2

1．1 多值逻辑电路的发展简介2

1．2 十值逻辑基础理论4

1．2．1 Post代数5

1．2．2 Vranesic-Lee-Smith代数5

1．2．3 模代数6

1．2．4 Disjoint代数7

1．2．5 T门算子9

1．3 多值逻辑变量与逻辑函数10

1．4 十值逻辑运算与逻辑约定和置阈公式11

1．4．1 十值逻辑基本运算11

1．4．3 连续逻辑和离散逻辑13

1．4．2 十值复合逻辑运算13

1．4．4 十值逻辑约定14

1．4．5 十值逻辑门电路的置阈公式16

1．5 十值逻辑函数的描述19

1．5．1 十值“或”逻辑函数的描述19

1．5．2 十值“与” 逻辑函数的描述20

1．5．3 十值“阈” 逻辑函数的描述20

1．5．4 十值“非” 逻辑函数的描述21

1．5．5 十值“正循环” 逻辑函数的描述21

1．5．6 十值“或非” 逻辑函数的描述22

1．5．7 十值“与非” 逻辑函数的描述22

1．5．8 十值“阈非” 逻辑函数的描述23

1．5．9 十值T门逻辑函数的描述24

1．6 十值逻辑电路在计算机中的应用24

参考文献26

第2章 十值逻辑门电路的研究与设计28

2．1 概述28

2．2 十值TTL与门电路28

2．2．1 十值“与”运算及真值表28

2．2．2 电路结构原理29

2．2．3 十值与门电压转移特性的仿真及分析30

2．3 十值TTL或门电路32

2．3．1 十值“或”运算及真值表32

2．3．2 电路结构原理33

2．3．3 十值或门电压转移特性的仿真及分析34

2．4 十值TTL与非门电路36

2．4．1 十值“与非”运算及真值表37

2．4．2 电路结构原理37

2．4．3 十值与非门电压转移特性的仿真及分析40

2．5 十值TTL或非门电路43

2．5．1 十值“或非”运算及真值表43

2．5．2 电路结构原理43

2．5．3 十值或非门电压转移特性的仿真及分析44

2．6 十值TTL正循环门电路45

2．6．1 十值“正循环”运算及真值表45

2．6．2 电路结构原理46

2．6．3 十值正循环门电压转移特性的仿真及分析48

2．7 十值TTL阈门电路50

2．7．1 十值“阈”运算及真值表50

2．7．2 电路结构原理51

2．7．3 十值阈门电压转移特性的仿真结果51

2．8．2 电路结构原理53

2．8 十值T门电路的设计53

2．8．1 十值T门运算53

2．9 十一态门电路56

2．9．1 十一态与非门56

2．9．2 十一态或非门57

2．9．3 十一态门的应用58

参考文献59

第3章 由运算放大器构成的十值逻辑门61

3．1 由运算放大器构成的十值与门电路61

3．2 由运算放大器构成的十值或门电路64

3．3 由运算放大器构成的十值非门电路66

3．4 由运算放大器构成的十值复合门电路67

3．4．1 由运算放大器构成的十值与非门67

3．4．2 由运算放大器构成的十值或非门68

3．4．3 由运算放大器和DYL电路构成的十值与或非门70

3．5 由运算放大器构成的十值阈门和十值阈非门71

3．5．1 由运算放大器和晶体管构成的十值阈门71

3．5．2 由运算放大器和晶体管构成的十值阈非门72

3．6 由运算放大器和晶体管构成的十值正循环门73

参考文献75

第4章 十值组合逻辑电路的设计76

4．1 概述76

4．2 十值逻辑功能部件的T门网络设计76

4．2．1 二变量十值函数的T门网络设计77

4．2．2 十进制全加器与串行进位加法器的设计78

4．2．3 十进制全减器与串行借位减法器的设计81

4．2．4 一位十进制乘法器的T门网络设计83

4．3 十值数据比较器的设计86

4．4．1 十—二单向逻辑转换电路的设计87

4．4 逻辑转换电路的设计87

4．4．2 二—十单向逻辑转换电路的设计89

4．5 十值译码器的设计91

4．5．1 十值阈项译码器的设计92

4．5．2 十值显示译码电路的设计93

参考文献95

第5章 十值触发器电路的研究与设计96

5．1 概述96

5．2 十值基本RS触发器97

5．2．1 由与非门构成的十值基本RS触发器97

5．2．2 由或非门构成的十值基本RS触发器106

5．3．1 同步十值RS触发器114

5．3 同步十值触发器114

5．3．2 同步十值D触发器115

5．3．3 同步十值JK触发器116

5．4 主从结构十值触发器120

5．4．1 主从结构十值RS触发器121

5．4．2 主从结构十值D触发器122

5．4．3 主从结构十值JK触发器123

5．5 不同类型十值触发器之间的转换123

5．5．1 十值RS触发器转换成十值D触发器和十值JK触发器124

5．5．2 十值D触发器转换成十值JK触发器124

5．5．3 十值JK触发器转换成十值D触发器125

参考文献126

6．1．1 十值时序逻辑电路的特点127

第6章 十值时序逻辑电路的设计127

6．1 十值时序逻辑电路的特点及设计步骤127

6．1．2 十值时序逻辑电路的设计步骤129

6．2 十值基本寄存器的设计129

6．2．1 双拍接收方式的十值数码寄存器129

6．2．2 单拍接收方式的十值数码寄存器130

6．3 单向十值移位寄存器的设计131

6．3．1 串入—串出/并出十值移位寄存器131

6．3．2 并入/串入—串出十值移位寄存器133

6．3．3 串入/并入—串出/并出十值移位寄存器134

6．4 双向十值移位寄存器的设计134

6．5 异步十进制计数器的设计135

6．5．1 异步十进制加法计数器136

6．5．2 异步十进制减法计数器140

6．6 同步十进制计数器的设计143

6．6．1 同步十进制加法计数器143

6．6．2 同步十进制减法计数器145

6．7 十进制可逆计数器的设计146

6．7．1 异步十进制可逆计数器146

6．7．2 同步十进制可逆计数器146

参考文献147

第7章 十值数字模糊计算机研究引论150

7．1 研究十值数字模糊计算机的意义151

7．1．1 传统二进制计算机的不足之处151

7．1．2 十值数字模糊计算机具有的优越性155

7．2 十进制计算机系统硬件的基本结构157

7．2．1 准十进制计算机的结构158

7．2．2 嵌入式十进制计算机的结构159

7．2．3 纯十进制计算机的基本结构161

7．3 十进制计算机的噪声容限和功耗162

7．3．1 系统噪声容限的讨论162

7．3．2 系统功耗的讨论162

7．4 十值数字模糊计算机的基本结构163

参考文献164

第8章 十进制运算方法和运算部件的研究165

8．1 十值基本逻辑操作及十值逻辑代数的基本公式165

8．1．1 十值基本逻辑操作165

8．1．2 十值逻辑代数的基本公式168

8．2 十进制机器数的表示169

8．2．1 十进制机器数的定点表示和浮点表示169

8．2．2 十进制机器数的原码、反码和补码171

8．2．3 十进制机器数表示形式的变换174

8．3 十进制机器数的扩展和压缩175

8．3．1 十进制原码位数的扩展和压缩175

8．3．2 十进制补码位数的扩展和压缩175

8．3．3 十进制反码位数的扩展和压缩176

8．4 十进制加、减法运算177

8．4．1 十进制加法运算177

8．4．2 十进制减法运算180

8．4．3 十进制加、减法运算的溢出处理方法181

8．5 十进制定点原码乘法运算182

8．6 十进制定点原码除法运算184

8．7 十进制浮点数的运算方法185

8．7．1 十进制浮点数的加、减法运算186

8．8．1 十值定点运算部件187

8．7．2 十进制浮点数的乘、除法运算187

8．8 十值运算部件187

8．8．2 十值浮点运算部件188

8．8．3 十值算术逻辑运算器ALU设计技术的一个重要思路188

8．9 十值数据传送及校验方法190

8．9．1 十值数据并行传送及校验方法191

8．9．2 十值数据串行传送及校验方法194

参考文献195

第9章 十值数字模糊计算机指令系统的研究196

9．1 指令格式与指令编码196

9．1．1 指令格式196

9．1．2 指令长度198

9．1．3 指令助记符198

9．2．1 指令的寻址方式199

9．2 寻址方式199

9．2．2 操作数寻址方式200

9．3 指令系统的设计原则与指令类型201

9．3．1 指令系统的设计原则201

9．3．2 指令类型和指令的访存类型202

9．4 十值数字模糊计算机指令举例203

9．4．1 十值数字模糊计算机指令系统的特点203

9．4．2 通用寄存器结构方式的指令系统204

9．4．3 累加器结构方式的指令系统205

9．4．4 某些未设置的指令的实现方法207

参考文献208

10．1 十值数字模糊计算机的结构209

10．1．1 十值数字模糊计算机的基本结构209

第10章 十值数字模糊计算机系统结构的研究209

10．1．2 单片十值数字模糊计算机的基本结构210

10．2 控制器的结构211

10．2．1 控制器的基本功能211

10．2．2 控制器的基本结构212

10．3 微程序控制器214

10．4 硬布线控制器216

10．4．1 硬布线控制器的组成216

10．4．2 十值译码器的设计220

10．5 多重并行流水线技术225

10．6 十值数字模糊处理器228

10．6．1 十值数字模糊处理器的结构228

10．6．2 十值通用寄存器230

10．7．1 十值半导体读/写存储单元233

10．7 存储器系统的结构233

10．7．2 存储器系统的组成234

10．7．3 多体存储器系统的编址与控制236

10．7．4 十值高速缓冲存储器238

10．8 十值数字模糊计算机的输入/输出243

10．8．1 输入/输出设备的编址244

10．8．2 设备适配器的基本功能244

10．8．3 I/O数据传送控制方式246

10．9 十值数字模糊计算机硬件的设计247

10．9．1 十值数字模糊计算机硬件的总体设计248

10．9．2 模糊逻辑部件的设计250

10．10 展望252

参考文献254