图书介绍

CPLD/FPGA技术应用PDF|Epub|txt|kindle电子书版本下载

CPLD/FPGA技术应用
  • 王芳主编 著
  • 出版社： 北京：电子工业出版社
  • ISBN：9787121147630
  • 出版时间：2011
  • 标注页数：164页
  • 文件大小：75MB
  • 文件页数：173页
  • 主题词：可编程序逻辑器件－系统设计－高等职业教育－教材

PDF下载


点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页直链下载[便捷但速度慢]  [在线试读本书]   [在线获取解压码]
点击复制MD5值：219569e53d206dd43e8feb2d6cbf708a

下载说明

CPLD/FPGA技术应用PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载  详情点击-查看共享计划
建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

图书目录

学习项目1译码器设计应用1

教学导航11

1.1EDA技术的特点与发展趋势2

1.1.1 EDA技术的发展历史2

1.1.2 EDA技术的特点3

1.1.3 EDA技术的发展趋势4

1.2译码器逻辑功能分析6

1.2.1译码器的逻辑功能6

1.2.2译码器的扩展及应用11

1.3译码器原理图输入设计12

1.3.1 EDA开发软件——QuartusⅡ13

1.3.2编辑文件14

1.3.3创建工程16

1.3.4编译21

1.3.5仿真22

1.3.6引脚设置与下载27

操作测试1原理图方式输入电路的功能分析30

习题131

学习项目2频率计设计应用32

教学导航232

2.1可编程逻辑器件基础33

2.1.1可编程逻辑器件的特点及分类33

2.1.2 PLD中阵列的表示方法34

2.1.3 CPLD的结构和工作原理35

2.1.4 FPGA的结构和工作原理40

2.1.5 CLPD/FPGA产品系列44

2.2频率计逻辑功能分析46

2.2.1测频控制电路47

2.2.2有时钟使能的2位十进制计数器48

2.2.3锁存、译码显示电路49

2.3频率计原理图输入设计50

2.3.1 2位十进制计数器50

2.3.2频率计顶层电路设计54

2.3.3引脚设置与下载57

操作测试2用原理图输入法设计8位全加器58

习题260

学习项目3数据选择器设计应用61

教学导航361

3.1 VHDL语言的特点与结构62

3.1.1 VHDL语言的特点62

3.1.2 VHDL程序的基本结构63

3.2数据选择器逻辑功能分析64

3.2.1数据选择器的逻辑功能64

3.2.2数据选择器的扩展及其应用66

3.3数据选择器VHDL设计68

3.3.1 2选1数据选择器的VHDL描述68

3.3.2 2选1数据选择器的语言现象说明71

3.4数据选择器文本输入设计76

3.4.1编辑文件77

3.4.2创建工程78

3.4.3编译81

3.4.4仿真81

3.4.5应用RTL电路观察器83

3.4.6硬件测试84

操作测试3优先编码器的VHDL设计85

习题386

学习项目4全加器设计应用88

教学导航488

4.1 VHDL数据结构89

4.1.1 VHDL语言的标识符和数据对象89

4.1.2数据类型、表达式92

4.2全加器逻辑功能分析98

4.2.1全加器的逻辑功能98

4.2.2全加器的扩展及应用100

4.3半加器的VHDL语言设计101

4.3.1半加器与或门描述102

4.3.2半加器与或门的语言现象说明103

4.4全加器VHDL语言设计107

4.4.1全加器描述107

4.4.2全加器的语言现象说明108

操作测试4全减器的VHDL设计110

习题4112

学习项目5寄存器设计应用113

教学导航5113

5.1寄存器逻辑功能分析114

5.1.1基本寄存器的逻辑功能114

5.1.2寄存器的扩展及应用117

5.2寄存器VHDL语言设计119

5.2.1 D触发器的VHDL描述120

5.2.2 D触发器的语言现象说明121

5.2.3实现时序电路的不同表述124

5.2.4异步时序电路设计127

5.3移位寄存器VHDL语言设计128

5.3.1移位寄存器的描述128

5.3.2移位寄存器的语言现象说明129

操作测试5 JK触发器的VHDL设计135

习题5136

学习项目6计数器设计应用138

教学导航6138

6.1计数器逻辑功能分析139

6.1.1各种类型计数器的逻辑功能139

6.1.2计数器的扩展及应用145

6.2.4位二进制加法计数器设计148

6.2 4位二进制加法计数器的语言现象说明148

6.2.2整数类型149

6.2.3计数器设计的其他表述方法149

6.3一般加法计数器设计152

6.3.1十进制加法计数器设计152

6.3.2六十进制加法计数器设计155

6.3.3可作计数器使用的移位寄存器设计157

操作测试6任意进制计数器的VHDL设计159

习题6160

附录A GW48CK/PK2/PK3/PK4系统万能接插口与结构图信号/芯片引脚对照表161

参考文献164

热门推荐