计算机系统设计 片上系统PDF|Epub|txt|kindle电子书版本下载

计算机系统设计 片上系统PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 系统方法简介1

1.1 系统架构：概览1

1.2 系统组件：处理器、存储器及互联3

1.3 硬件和软件：可编程性与性能4

1.4 处理器架构5

1.4.1 处理器：功能的观点7

1.4.2 处理器：架构的观点7

1.5 内存与寻址16

1.5.1 SoC内存实例17

1.5.2 寻址：内存架构18

1.5.3 SoC操作系统内存19

1.6 系统级互联20

1.6.1 基于总线方法21

1.6.2 片上网络方法21

1.7 SoC设计方法22

1.7.1 需求与规范22

1.7.2 设计迭代23

1.8 系统架构及其复杂性25

1.9 SoC产品经济及影响26

1.9.1 影响产品成本的因素26

1.9.2 给产品经济和技术复杂性建模：SoC课程28

1.10 应对设计复杂性28

1.10.1 购买IP29

1.10.2 重构30

1.11 总结31

1.12 习题31

第2章 芯片基础：时间、面积、功耗、可靠性和可配置性33

2.1 引言33

2.1.1 设计的权衡33

2.1.2 需求和规格35

2.2 周期36

2.2.1 周期的定义36

2.2.2 流水线优化37

2.2.3 性能39

2.3 芯片面积和成本40

2.3.1 处理器面积40

2.3.2 处理器单元43

2.4 理想和实用尺寸45

2.5 功耗49

2.6 在处理器设计中面积-时间-功耗的权衡51

2.6.1 工作站处理器51

2.6.2 嵌入式处理器52

2.7 可靠性53

2.7.1 解决物理错误53

2.7.2 错误检测和纠正55

2.7.3 解决制造缺陷问题58

2.7.4 存储和功能擦除58

2.8 可配置性58

2.8.1 为什么要可配置性设计59

2.8.2 可配置器件的面积估计60

2.9 总结60

2.10 习题61

第3章 处理器63

3.1 引言63

3.2 SoC处理器的选择64

3.2.1 概述64

3.2.2 实例：软处理器66

3.2.3 实例：处理器核选择67

3.3 处理器体系结构中的基本概念68

3.3.1 指令集68

3.3.2 一些指令集习惯70

3.3.3 分支70

3.3.4 中断和异常71

3.4 处理器微体系结构的基本概念72

3.5 指令处理的基本元素74

3.5.1 指令译码器和互锁75

3.5.2 旁路76

3.5.3 执行单元76

3.6 缓冲：让流水线延迟最小化76

3.6.1 平均请求率缓冲77

3.6.2 固定或最大请求率的缓冲设计78

3.7 分支：减少分支的开销78

3.7.1 分支目标获取：分支目标缓冲81

3.7.2 分支预测82

3.8 更健壮的处理器：矢量、超长指令字和超标量体系结构85

3.9 矢量处理器和矢量指令扩展85

3.9.1 矢量功能部件86

3.10 超长指令字处理器90

3.11 超标量处理器91

3.11.1 数据相关91

3.11.2 检测指令并行93

3.11.3 一个简单的实现94

3.11.4 乱序指令的状态保存98

3.12 处理器的演变和两个实例99

3.12.1 软核和固核处理器设计：IP形式的处理器99

3.12.2 高性能定制处理器100

3.13 总结101

3.14 习题101

第4章 片上系统和基于主板系统的存储设计104

4.1 引言104

4.2 概况106

4.2.1 SoC外部存储：闪存106

4.2.2 SoC内部存储器：放置点107

4.2.3 存储器大小108

4.3 暂存器和缓存109

4.4 基础概念109

4.5 缓存组织形式111

4.6 缓存数据113

4.7 写策略114

4.8 失效替换策略115

4.8.1 读取一行116

4.8.2 行替换116

4.8.3 缓存环境：系统、事务和多道程序的影响116

4.9 其他类型的缓存118

4.10 分离的指令缓存和数据缓存及代码密度的影响118

4.11 多级缓存119

4.11.1 缓存阵列大小的限制119

4.11.2 评估多级缓存119

4.11.3 逻辑包含121

4.12 虚实转换121

4.13 片上存储系统123

4.14 片外（基于主板）存储系统125

4.15 简单DRAM和存储阵列126

4.15.1 SDRAM和DDR SDRAM129

4.15.2 存储缓冲器132

4.16 处理器-存储器交互简单模型133

4.16.1 简单多处理器和存储器模型133

4.16.2 Strecker-Ravi模型134

4.16.3 交叉缓存136

4.17 总结136

4.18 习题137

第5章 互联140

5.1 引言140

5.2 概述：互联结构140

5.3 总线：基本结构143

5.3.1 仲裁和协议144

5.3.2 总线桥144

5.3.3 物理总线结构144

5.3.4 总线多样性145

5.4 SoC总线标准146

5.4.1 AMBA总线146

5.4.2 CoreConnect总线150

5.4.3 总线接口单元：总线套接字和总线封装153

5.5 总线模型分析156

5.5.1 竞争和共享总线156

5.5.2 简单的总线模型：没有重新提交156

5.5.3 重新提交的总线模型157

5.5.4 使用总线模型：计算给定的占有率157

5.5.5 总线事务的影响和竞争时间158

5.6 超越总线：拥有交换互联的NoC158

5.6.1 静态网络160

5.6.2 动态网络162

5.7 一些NoC交换的例子165

5.7.1 直接网络的一个二维网格的实例165

5.7.2 同步SoC的异步交叉互联（动态网络）166

5.7.3 阻塞与不阻塞比较167

5.8 分层结构和网络接口单元167

5.8.1 NoC的分层结构168

5.8.2 NoC和NIU的实例169

5.8.3 总线与NoC比较169

5.9 互联网络评估170

5.9.1 静态网络与动态网络比较170

5.9.2 网络比较：实例172

5.10 总结173

5.11 习题174

第6章 定制与可配置性176

6.1 引言176

6.2 估算定制的有效性177

6.3 SoC定制综述178

6.4 定制指令处理器180

6.4.1 处理器定制方法181

6.4.2 架构描述181

6.4.3 自动识别定制指令183

6.5 重构技术184

6.5.1 可重构的功能单元185

6.5.2 重构互联189

6.5.3 软件可配置处理器190

6.6 可重构设备上的映射设计192

6.7 特定实例设计194

6.8 可定制软件处理器的一个实例196

6.9 重构200

6.9.1 重构的开销分析200

6.9.2 平衡分析：重构的并行性202

6.10 总结206

6.11 习题206

第7章 应用研究209

7.1 引言209

7.2 SoC设计方法209

7.3 应用研究：AES213

7.3.1 AES：算法及需求213

7.3.2 AES：设计和评估215

7.4 应用研究：三维图形处理器217

7.4.1 分析：处理217

7.4.2 分析：互联220

7.4.3 原型技术221

7.5 应用研究：图像压缩223

7.5.1 JPEG压缩223

7.5.2 实例：数字静态相机中的JPEG系统225

7.6 应用研究：视频压缩227

7.6.1 MPEG和H.26X视频压缩：需求228

7.6.2 H.264加速：设计231

7.7 未来的应用研究235

7.7.1 MP3音频解码235

7.7.2 IEEE 802.16软件定义无线电237

7.8 总结239

7.9 习题240

第8章 展望：未来的挑战242

8.1 引言242

8.2 未来的系统：全自治片上系统242

8.2.1 概述242

8.2.2 技术244

8.2.3 功耗245

8.2.4 全自治片上系统的外形246

8.2.5 计算机模型和存储247

8.2.6 RF和激光通信248

8.2.7 传感250

8.2.8 动力、飞行及果蝇252

8.3 未来的设计流程：自我优化和自我验证253

8.3.1 动机253

8.3.2 概述253

8.3.3 部署前255

8.3.4 部署后258

8.3.5 规划和挑战261

8.4 总结262

附录 处理器评估工具263

参考文献265