数字逻辑PDF|Epub|txt|kindle电子书版本下载

数字逻辑PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数制和编码1

1.1 进位计数制1

1.1.1 十进制计数制1

1.1.2 二进制计数制2

1.1.3 八进制计数制3

1.1.4 十六进制计数制4

1.2 数制转换4

1.2.1 多项式替代法4

1.2.2 基数乘除法5

1.3 带符号数的代码表示6

1.3.1 机器数与真值6

1.3.2 原码6

1.3.3 反码7

1.3.4 补码8

1.3.5 二进制整数的代码表示8

1.3.6 带符号二进制数的加、减运算9

1.4 常用十进制数的二进制编码9

1.4.1 8421码9

1.4.2 2421码10

1.4.3 余3码10

1.5 可靠性编码11

1.5.1 格雷（Gray）码11

1.5.2 奇偶校验码12

1.6 字符代码12

习题14

第2章 逻辑函数及其化简15

2.1 三种最基本的逻辑运算15

2.1.1 与逻辑运算15

2.1.2 或逻辑运算15

2.1.3 非逻辑运算16

2.2 逻辑代数的基本定律及规则16

2.2.1 逻辑函数间的相等16

2.2.2 逻辑代数的基本定律16

2.2.3 逻辑代数的三项规则17

2.2.4 逻辑代数的常用公式18

2.2.5 复合门逻辑19

2.3 逻辑表达式的标准式20

2.3.1 逻辑函数的与或式和或与式20

2.3.2 最小项与最大项表达式21

2.4 逻辑函数的化简24

2.4.1 代数化简法24

2.4.2 卡诺图化简法25

2.5 函数化简中的两个实际问题30

2.5.1 不（非）完全定义的逻辑函数的化简30

2.5.2 具有多个输出的逻辑函数的化简30

2.5.3 任意编码卡诺图的化简32

2.6 列表化简化（Q-M法）32

2.6.1 完全定义的逻辑函数的Q-M化简法33

2.6.2 不完全定义的逻辑函数的Q-M化简法35

2.6.3 多输出逻辑网络的Q-M法化简法35

习题37

第3章 基本逻辑门电路40

3.1 TTL与非门电路40

3.1.1 电路结构及工作原理40

3.1.2 电气特性41

3.1.3 TTL与非门的主要参数及其测试43

3.1.4 TTL与非门电路改进形式45

3.2 TTL系列其他类型门电路47

3.2.1 与或非门47

3.2.2 异或门47

3.2.3 集电极开路与非门（OC门）47

3.2.4 三态门电路48

3.2.5 其他双极型门电路49

3.3 MOS门电路50

3.3.1 CMOS反相器50

3.3.2 CMOS与非门50

习题51

第4章 组合逻辑电路54

4.1 组合逻辑电路的分析与设计54

4.1.1 组合逻辑电路的分析方法54

4.1.2 组合逻辑电路分析举例54

4.1.3 组合电路的传统设计方法57

4.1.4 组合逻辑电路设计中的几个实际问题59

4.1.5 逻辑电路中门电路的等效变换60

4.2 常见的组合逻辑电路61

4.2.1 全加器62

4.2.2 比较器62

4.2.3 译码器63

4.2.4 数据（多路）分配器65

4.2.5 数据（多路）选择器65

4.2.6 编码器66

4.2.7 奇偶校验器67

4.3 组合电路中的险象68

习题71

第5章 同步时序逻辑电路74

5.1 基本概念74

5.1.1 时序逻辑和时序机、状态机74

5.1.2 时序逻辑电路74

5.1.3 时序逻辑电路分类75

5.1.4 时序逻辑电路的特点75

5.1.5 同步时序逻辑电路的逻辑工具75

5.2 同步时序逻辑电路的存储器件——触发器77

5.2.1 触发器概述77

5.2.2 四大功能触发器78

5.2.3 触发器结构81

5.2.4 电位和边沿触发方式83

5.2.5 触发器之间的转换84

5.3 同步时序逻辑电路分析84

5.3.1 同步时序逻辑电路分析步骤84

5.3.2 举例85

5.4 典型同步时序逻辑电路设计88

5.4.1 寄存器88

5.4.2 移位寄存器及移位式计数器89

5.4.3 计数器93

5.4.5 任意进制、任意编码、大模数计数器96

5.5 一般时序逻辑电路设计99

5.5.1 建立原始状态图、状态表99

5.5.2 状态化简103

5.5.3 状态分配108

5.5.4 综合举例111

习题118

第6章 异步时序逻辑电路123

6.1 异步时序逻辑电路的基本假设和逻辑工具123

6.1.1 基本概念123

6.1.2 状态流程表124

6.1.3 分析和设计异步时序逻辑电路的三点规定125

6.2 脉冲异步时序逻辑电路127

6.2.1 脉冲异步时序逻辑电路的分析127

6.2.2 脉冲异步时序逻辑电路的设计130

6.3 电平异步时序逻辑电路136

6.3.1 电平异步时序逻辑电路的分析方法136

6.3.2 电平异步时序逻辑电路的设计方法139

6.4 异步时序逻辑电路的状态分配和竞争冒险现象146

6.4.1 电平异步时序逻辑电路的竞争冒险146

6.4.2 电平异步时序逻辑电路的状态分配147

6.4.3 异步时序逻辑电路的其他冒险及处理方法150

6.5 异步时序逻辑电路设计举例152

习题156

第7章 逻辑功能部件的应用160

7.1 集成编码器的结构、扩展及代码转换160

7.1.1 普通编码器160

7.1.2 优先权编码器161

7.1.3 编码器的扩展162

7.1.4 代码转换163

7.2 集成译码器的产品及应用163

7.2.1 译码器的结构特点及产品163

7.2.2 译码器的应用166

7.2.3 译码器的开关参数及测试169

7.3 数据选择器和数据分配器170

7.3.1 数据选择器产品170

7.3.2 数据选择器的应用173

7.3.3 数据选择器的开关参数178

7.3.4 数据分配器178

7.4 数字比较器179

7.4.1 数字比较器产品结构179

7.4.2 多位比较器181

7.5 加法器/算术逻辑单元（ALU）183

7.5.1 典型产品和结构原理183

7.5.2 ALU的用法及扩展189

7.6 集成寄存器和锁存器191

7.6.1 寄存器及其应用191

7.6.2 寄存器堆195

7.6.3 锁存器196

7.7 74LS194移位寄存器及其应用197

7.7.1 结构原理简介197

7.7.2 应用198

7.8 74LS160～163计数器及其应用202

7.8.1 结构原理简介203

7.8.2 计数器的扩展及应用206

7.9 逻辑功能部件的测试212

7.9.1 组合逻辑功能部件的测试212

7.9.2 时序逻辑功能部件的测试213

7.10 应用举例214

7.10.1 累加器214

7.10.2 监视器215

7.10.3 时序控制器215

7.10.4 数字电压表218

习题219

第8章 可编程逻辑器件的原理和逻辑设计222

8.1 PLD原理222

8.1.1 PLD的结构特点及表达试222

8.1.2 可编程只读存储器（PROM）原理223

8.1.3 可编程逻辑阵列（PLA）228

8.1.4 可编程阵列逻辑（PAL）230

8.1.5 通用阵列逻辑（GAL）的特点及输出逻辑宏单元（OLMC）233

8.1.6 其他PLD237

8.2 PLD的应用241

8.2.1 PROM的扩展241

8.2.2 PLA的扩展243

8.2.3 PAL和GAL的扩展244

8.2.4 用PROM实现逻辑函数及其他应用244

8.2.5 用PLA进行逻辑设计253

8.2.6 PAL逻辑设计260

习题262

附录A 常用逻辑图形符号对照表263

附录B 部分MSI集成电路产品型号264

附录C PAL16L8逻辑图及管脚分配266

附录D GAL器件有关资料267

参考文献273