图书介绍
数字设计与Verilog实现 第5版PDF|Epub|txt|kindle电子书版本下载
- （美）马诺，（美）奇莱蒂著 著
- 出版社： 北京：电子工业出版社
- ISBN：9787121246159
- 出版时间：2015
- 标注页数：370页
- 文件大小：62MB
- 文件页数：384页
- 主题词：数字电路－电路设计－高等学校－教材
PDF下载
下载说明
数字设计与Verilog实现 第5版PDF格式电子书版下载
下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！
（文件页数 要大于 标注页数，上中下等多册电子书除外）
注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具
图书目录
第1章 数字系统与二进制数1
1.1 数字系统1
1.2 二进制数2
1.3 数制的转换4
1.4 八进制和十六进制数6
1.5 补码7
1.6 带符号的二进制数10
1.7 二进制码13
1.8 二进制存储与寄存器19
1.9 二进制逻辑21
习题23
参考文献26
网络搜索主题26
第2章 布尔代数和逻辑门27
2.1 引言27
2.2 基本定义27
2.3 布尔代数的公理28
2.4 布尔代数的基本定理和性质30
2.5 布尔函数32
2.6 范式与标准式36
2.7 其他逻辑运算41
2.8 数字逻辑门42
2.9 集成电路46
习题48
参考文献51
网络搜索主题51
第3章 门电路化简52
3.1 引言52
3.2 图形法化简52
3.3 四变量卡诺图55
3.4 和之积式的化简59
3.5 无关条件61
3.6 与非门和或非门实现62
3.7 其他两级门电路实现67
3.8 异或函数71
3.9 硬件描述语言75
习题82
参考文献86
网络搜索主题87
第4章 组合逻辑88
4.1 引言88
4.2 组合电路88
4.3 分析步骤89
4.4 设计步骤90
4.5 二进制加减器93
4.6 十进制加法器100
4.7 二进制乘法器102
4.8 数值比较器103
4.9 译码器105
4.10 编码器107
4.11 数据选择器110
4.12 组合电路的HDL模型114
习题126
参考文献131
网络搜索主题132
第5章 同步时序逻辑133
5.1 引言133
5.2 时序电路133
5.3 存储元件：锁存器134
5.4 存储元件：触发器137
5.5 钟控时序电路分析142
5.6 时序电路的可综合HDL模型150
5.7 状态化简与分配160
5.8 设计过程163
习题170
参考文献175
网络搜索主题176
第6章 寄存器和计数器177
6.1 寄存器177
6.2 移位寄存器179
6.3 行波计数器184
6.4 同步计数器187
6.5 其他计数器192
6.6 寄存器和计数器的HDL描述195
习题201
参考文献206
网络搜索主题206
第7章 存储器和可编程逻辑器件207
7.1 引言207
7.2 随机存取存储器207
7.3 存储器译码212
7.4 检纠错215
7.5 只读存储器217
7.6 可编程逻辑阵列222
7.7 可编程阵列逻辑224
7.8 时序可编程器件227
习题238
参考文献240
网络搜索主题240
第8章 寄存器传输级设计241
8.1 引言241
8.2 寄存器传输级定义241
8.3 HDL的寄存器传输级描述242
8.4 算法状态机（ASM）249
8.5 设计举例（ASMD流程图）254
8.6 设计举例的HDL描述261
8.7 时序二进制乘法器268
8.8 控制逻辑272
8.9 二进制乘法器的HDL描述277
8.10 用数据选择器进行设计283
8.11 无竞争设计（软竞争条件）292
8.12 无锁存设计（为什么浪费硅片）292
8.13 语言的其他特性293
习题293
参考文献300
网络搜索主题300
第9章 用标准IC和FPGA进行实验301
9.1 实验介绍301
9.2 实验1：二进制和十进制数304
9.3 实验2：数字逻辑门306
9.4 实验3：布尔函数化简307
9.5 实验4：组合电路309
9.6 实验5：代码转换310
9.7 实验6：使用数据选择器进行设计311
9.8 实验7：加法器和减法器312
9.9 实验8：触发器314
9.10 实验9：时序电路315
9.11 实验10：计数器316
9.12 实验11：移位寄存器317
9.13 实验12：串行加法320
9.14 实验13：存储器单元321
9.15 实验14：灯式手球322
9.16 实验15：时钟脉冲发生器325
9.17 实验16：并行加法器和累加器326
9.18 实验17：二进制乘法器328
9.19 Verilog HDL模拟实验和使用FPGA的快速原型验证330
第10章 标准图形符号335
10.1 矩形符号335
10.2 限定符号336
10.3 相关符号338
10.4 组合部件符号339
10.5 触发器符号341
10.6 寄存器符号342
10.7 计数器符号344
10.8 RAM符号345
习题345
参考文献346
网络搜索主题346
附录A 半导体和CMOS集成电路347
部分习题解答357