PLD与SOPC系统设计技术PDF|Epub|txt|kindle电子书版本下载

PLD与SOPC系统设计技术PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录1

第1章 电子系统设计的新挑战1

1.1　SOC概述1

1.1.1　什么是SOC？1

1.1.2　SOC的特点2

1.1.3　SOC发展中的关键技术3

1.1.4　SOC的发展方向4

1.2　嵌入式系统与SOC4

1.2.1　嵌入式系统设计技术发展的特点4

1.2.2　嵌入式微控制器的发展特点6

1.3　SOC、PLD和SOPC7

1.4　系统设计的新挑战8

1.4.1　设计开发环境的进步8

1.4.2　设计者面对的新挑战10

1.5 小结11

第2章　可编程逻辑器件概述12

2.1　可编程逻辑器件（PLD）的发展12

2.2　PLD的分类14

2.2.1　按照集成度分类14

2.2.2　其他分类方法15

2.3　PLD的结构与原理16

2.3.1　PLD的基本结构16

2.3.2　基于乘积项（Product-Term）的PLD结构17

2.3.3　乘积项结构PLD的逻辑实现原理18

2.3.4　查找表（Look-Up-Table）的原理与结构19

2.3.5　选择CPLD还是FPGA？21

2.3.6　PLD的开发和设计23

2.4　在系统编程（ISP）与边界扫描技术23

2.5　可编程逻辑器件的发展趋势25

2.5.3　IP内核得到进一步发展26

2.5.4　SOPC（System-On-a-Programble-Chip）时代已经到来26

2.5.5　ASIC和PLD出现相互融合26

2.5.2　低密度PLD依然走俏26

2.5.1　继续向更高密度，更大容量迈进26

2.6　小结27

第3章　Quartus Ⅱ开发软件28

3.1　Quartus Ⅱ简介28

3.2　Quartus Ⅱ软件的安装30

3.2.1　Quartus Ⅱ软件的工作环境要求30

3.2.2　Quartus Ⅱ软件的安装过程31

3.2.3　Quartus Ⅱ软件的使用授权34

3.2.4　服务器版授权文件的修改35

3.2.5　在Quartus Ⅱ软件中指定授权文件36

3.3　Quartus Ⅱ软件的设计过程38

3.3.2　命令行设计流程39

3.3.1　EDA工具设计流程39

3.3.3　Quartus Ⅱ软件的主要设计特性40

3.4　设计方法和设计规划42

3.4.1 自上而下与自下而上的设计方法比较42

3.4.2 自上而下渐进式编译设计流程42

3.4.3 自下而上基于LogicLock的设计流程42

3.5 小结43

第4章　设计输入——图形方法44

4.1　设计输入44

4.2　创建工程45

4.3.1　创建图形设计文件49

4.3　图形设计输入49

4.3.2　图形单元的输入51

4.3.3 图形块的输入（Block Diagram）53

4.3.4　使用MegaWizard Plug-In Manager进行宏功能模块的实例化56

4.3.5　从设计文件创建模块59

4.3.6　建立连线和I/O端口60

4.3.7 图形编辑器选项设置61

4.4　设计项目的编译62

4.4.1　设计综合62

4.4.2　Quartus Ⅱ编译器窗口63

4.4.3　编译器选项设置65

4.4.4　引脚分配71

4.4.5　启动编译器74

4.4.6　查看适配结果76

4.5　设计项目的仿真验证80

4.5.1　创建一个仿真波形文件80

4.5.2 设计仿真83

4.5.3 仿真结果分析84

4.6 时序分析86

4.6.1　时序分析基本参数86

4.6.2　指定时序要求87

4.6.4　查看时序分析结果91

4.6.3　完成时序分析91

4.7　器件编程92

4.7.1 完成器件编程93

4.7.2　编程硬件驱动安装96

4.8　小结96

第5章　AHDL基础98

5.1　概述98

5.2　AHDL的基本元素98

5.2.1　保留关键字和保留标识符98

5.2.2　符号99

5.2.3　带引号和不带引号的名称100

5.2.4　组101

5.2.5　AHDL中的数字102

5.2.6　布尔表达式102

5.3　AHDL设计的基本结构105

5.3.1 子设计段106

5.3.2　逻辑段106

5.3.3 变量段114

5.3.4　Constant语句117

5.3.5　Options语句117

5.3.6　Include语句117

5.3.7　Title语句118

5.3.8　函数原型语句119

5.4　设计风格120

5.4.1 常用的设计风格120

5.4.2 空白区120

5.4.3　注释与文档120

5.4.4　命名习惯121

5.4.5　AHDL对缩格的建议121

5.4.6　文件结构123

5.5　小结124

6.1　建立文本编辑文件125

6.1.1　打开文本编辑器125

第6章　设计输入——文本方法125

6.1.2　编辑文本文件126

6.1.3　文本编辑器选项设置126

6.1.4　保存文本设计文件127

6.2　层次化设计的实现和参数化模块的AHDL调用127

6.2.1 在TDF中使用AHDL的函数127

6.2.2　建立和使用用户自定义的函数129

6.3　建立存储器编辑文件133

6.3.1　创建存储器初始化文件133

6.3.2　在设计中使用存储器文件134

6.3.3　设计实例136

6.4　小结137

第7章　AHDL设计实践138

7.1　组合逻辑的设计——加法器138

7.1.1　1比特全加器138

7.1.2　4比特行波进位加法器141

7.1.3　4比特行波进位加法器的改进145

7.1.4　4比特行波进位加法器的时序分析147

7.2　纽环计数器——时序逻辑的例子148

7.2.1　基本的纽环计数器148

7.2.2　用CASE语句实现的可靠的纽环计数器150

7.2.3　带状态解码器的可靠纽环计数器151

7.3　8状态时序发生器——逻辑控制的实现154

7.4　三态控制的实现157

7.5　多项式计数器——伪随机序列的产生159

7.5.1　3位多项式计数器160

7.5.2　序列长度为3～65535的多项式计数器162

7.5.3　最大长度序列的自相关特性计算163

7.6　小结169

第8章　Nios Ⅱ CPU的配置171

8.1 Nios Ⅱ简介171

8.2 SOPC Builder——嵌入式处理器开发工具172

8.2.1 SOPC Builder简介172

8.2.2 SOPC Builder的功能特点173

8.3.1 配置阶段174

8.2.3 SOPC Builder的优点174

8.3 SOPC Builder设计流程174

8.3.2 生成阶段175

8.4 SOPC Builder用户界面176

8.4.1 系统元件页176

8.4.2 系统设置页178

8.4.3 系统生成页178

8.4.4 生成系统181

8.4.5 SOPC Builder菜单命令181

8.5 小结182

9.1.1 工程管理器184

第9章 Nios Ⅱ的软件开发184

9.1 Nois Ⅱ集成开发环境（IDE）简介184

9.1.2　编辑器和编译器185

9.1.3　调试器186

9.1.4　闪存编程器187

9.2　SOPC开发举例188

9.2.1　硬件部分设计188

9.2.2　软件部分设计200

9.2.3　Nios Ⅱ处理器外围接口209

9.3　HAL系统库210

9.3.1 简介210

9.3.2　使用HAL开发程序213

9.4 小结217

第10章　SignalTap Ⅱ嵌入式逻辑分析仪的使用219

10.1　SignalTap Ⅱ简介219

10.2　在设计中嵌入SignalTap Ⅱ逻辑分析仪221

10.2.1　使用STP文件建立嵌入式逻辑分析仪222

10.2.2　使用MegaWizard Plug-In Manager建立嵌入式逻辑分析仪227

10.2.3　SignalTap Ⅱ逻辑分析仪的编程230

10.2.4　查看SignalTap Ⅱ采样数据231

10.3 小结231

参考文献232